Teknologi.Bagian dari ensiklopedia.onlineCari/
BerandaKomputasi & perangkat lunakA Hardware/Software Design Environment for Reconfigurable Communication Systems, Phase II
Proyek riset & pengembangan

A Hardware/Software Design Environment for Reconfigurable Communication Systems, Phase II

Ringkasan tujuan riset

Lingkungan perancangan komunikasi yang dapat dikonfigurasi ulang menerjemahkan kode perangkat lunak menjadi VHDL serta membantu pembagian fungsi antara prosesor dan FPGA.

Komputasi & perangkat lunak1 rujukanProfil diperbarui
Lihat rujukanBandingkan proyek
Linimasa NASA TechPort 6035Periode tercatat 2006-12-04 sampai 2008-12-03.NASA TechPort 6035MulaiAkhir tercatat200620092006-12-042008-12-03
Linimasa dan catatan proyek

Tanggal dan TRL menurut catatan penerbit. Akhir periode dan target bukan bukti hasil riset.

Teknologi · CC BY 4.0 · Sumber data

Apa tujuan dan pendekatan risetnya?

Profil ini merangkum ruang lingkup proyek yang dipublikasikan NASA TechPort. Sumber diakses . Uraian pendekatan dan manfaat menyatakan tujuan pengembangan, kecuali sumber secara khusus melaporkan hasil.

Algoritme compiler direncanakan mengubah program C, C++, SIMULINK, maupun assembly prosesor menjadi VHDL tingkat register-transfer untuk pemetaan ke FPGA. Penelitian juga mencakup perancangan bersama perangkat keras dan perangkat lunak pada system-on-chip yang berisi prosesor tertanam, memori, serta FPGA. Compiler prototipe akan mendemonstrasikan penerjemahan aplikasi komunikasi ke implementasi pada platform Xilinx Virtex II Pro dan papan Digilent XUP. Tujuannya adalah mempercepat pengembangan sistem komunikasi yang fleksibel saat kebutuhan misi berubah.

Baca uraian penerbit

Konteks pengembangan

Institusi pemimpin
Glenn Research Center
Program
Small Business Innovation Research/Small Business Tech Transfer
Periode proyek
2006-12-04 → 2008-12-03

Klasifikasi NASA

  • TX02.1.5 — High-Performance Field-Programmable Gate Arrays

Label penerbit dipertahankan sebagai konteks. Bidang katalog merupakan pengelompokan editorial.

Apa yang diketahui tentang statusnya?

Status proyek menurut NASACompleted

Nilai TRL belum tersedia pada catatan yang diakses.

TRL adalah tingkat kesiapan teknologi yang dilaporkan penerbit, pada skala 1–9. Nilai target akhir menunjukkan sasaran. Status “Completed” berarti proyek telah selesai menurut pencatatan NASA; status tersebut tidak membuktikan bahwa seluruh sasaran kinerja telah tercapai.

Batas informasi

Profil ini menjelaskan ruang lingkup riset dari catatan penerbit. Target pengembangan dan TRL akhir bukan bukti keberhasilan, ketersediaan produk, atau kelayakan penerapan. Tinjauan ahli dan pengujian performa independen belum dilakukan.

Dasar profil

Metodologi dan batas pemeriksaan. Ringkasan berbahasa Indonesia disusun sebagai parafrasa editorial dengan pemeriksaan sumber primer oleh agen AI. Identitas, periode, serta status berasal dari catatan penerbit. Tinjauan ahli dan pengujian kinerja independen belum dilakukan; rujukan tidak menyiratkan dukungan atau sertifikasi NASA.